Allegro Design Entry CIS 和 Orcad Capture CIS 关系

Cadence（公司名称），该公司在EDA领域处于国际领先地位，旗下PCB设计领域有市面上众所周知的OrCAD和Allegro SPB两个品牌，其中OrCAD为90年代之收购品牌，Allegro SPB为其自有品牌，早期版本称为Allegro PSD。经过十余载之整合，目前Cadence PCB领域仍执行双品牌战略，OrCAD覆盖中低端市场（以极低的价格就可以获得好用的工具，主要与Protel和Pads竞争），Allegro SPB覆盖中高端市场（与Mentor和Zuken竞争）

OrCAD品牌涵盖原理图工具OrCAD Capture/Capture CIS(含有元件库管理之功能)，原理图仿真工具PSpice（PSpiceAD、PSpiceAA），PCB Layout工具 OrCAD PCB Editor（Allegro L版本，OrCAD原来自有的OrCAD Layout在08年已经全球范围停止销售），信号完整性分析工具OrCAD Signal Explorer（Allegro SI 之基础版本）。

Allegro SPB品牌涵盖原理图工具Design Entry CIS(与OrCAD Capture CIS完全相同)，Concept HDL（Cadence自有之原理图工具），原理图仿真工具Allegro AMS Simulator（即PSpiceAD、PSpiceAA），PCB Layout工具 Allegro PCB Editor（有L、Performance、XL、GXL版本）。信号完整性分析工具Allegro PCB SI（有L、Performance、XL、GXL版本）。

Allegro可供产品包含L、XL和GXL三个级别。

Allegro L产品系列为PCB设计提供瞄向解决主流设计问题的产品。Allegro XL产品系列通过集成的约束驱动自动控制和基于分布式的团队设计生产能力，提供应对更复杂和高端的设计挑战的高级PCB设计产品。 Allegro GXL产品系列提供差异化的PCB设计产品，可应对诸如高级封装协同设计及数千兆赫兹级信号完整性(SI)分析的前沿设计挑战。 

Allegro Design Workbench XL是全新产品，可为Allegro 设计库提供组件信息和库管理，可使库修订控制自动化，并向全世界的公司设计中心提供发布包括一致性信息如RoHS的已知库的方法。这可使设计周期和组件搜索缩减达50%。 
“我承认需要像管理我们的数据那样高效地管理我们的工艺。”富士通网络通信的设计自动化高级经理Gary Carter说道，“Cadence的Allegro Design Workbench使我们做到这两点。它经简单设置就可以符合我们的工艺和标准，使Cadence的技术与我们设计工艺中使用的其他工具集成。我们的工程师也要求获得当前的、完整的组件信息，包括技术和商业数据，例如：成本、提前期和可用性、类似于RoHS的指示所需的一致性数据等。Design Workbench收集这样的信息并使工程师能在一个规整的视角看到该信息。” 

Allegro Design Publisher XL可使通过Allegro Design Entry HDL产生的设计发布于智能化的便于浏览的PDF文件中。这给公司内外的设计团队浏览设计提供了一个无需Cadence设计的进入工具的简单方式。 
这次最新发布为Allegro PCB SI加入了一项全新的板级总线分析功能，可缩短用于如DDR2 内存等接口的源同步信号验证的时间。其他与源同步接口有关的增强包括对片内终结器(ODT)的支持、时钟的联合、总线的滤波信号、板级定制激励联合、及安装和控制时间报告。另外，Allegro PCB Editor也被加强以减少识别关键网络的时间，这些网络可能存在返回路径问题。